

Lista de Exercícios — Alocação de Memória Cache

Considere, em todos os exercícios, endereços de 8 bits, endereçamento por byte e cache inicialmente vazia. Para cada exercício, divida o endereço em tag, índice e offset, preencha a tabela de acessos e calcule as taxas de hit e miss. Quando houver escolha de substituição, use LRU.

1 Mapeamento Direto

1. Considere uma cache de 32 B, blocos de 4 B e mapeamento direto. A sequência de acessos é: 0, 4, 8, 0, 32, 4, 36, 8, 40, 0, 32, 44.

End. dec.	End. binário	Tag	Índice	Offset	Hit/Miss
0	00000000 ₂				
4	00000100 ₂				
8	00001000 ₂				
0	00000000 ₂				
32	00100000 ₂				
4	00000100 ₂				
36	00100100 ₂				
8	00001000 ₂				
40	00101000 ₂				
0	00000000 ₂				
32	00100000 ₂				
44	00101100 ₂				

2. Considere uma cache de 64 B, blocos de 8 B e mapeamento direto. A sequência de acessos é: 16, 20, 24, 28, 80, 84, 16, 20, 88, 92, 24, 28.

End. dec.	End. binário	Tag	Índice	Offset	Hit/Miss
16	00010000 ₂				
20	00010100 ₂				
24	00011000 ₂				
28	00011100 ₂				
80	01010000 ₂				
84	01010100 ₂				
16	00010000 ₂				
20	00010100 ₂				
88	01011000 ₂				
92	01011100 ₂				
24	00011000 ₂				
28	00011100 ₂				

2 Associativo por Conjuntos

3. Considere uma cache de 32 B, blocos de 4 B, associativa por conjuntos com 2 vias e substituição LRU. A sequência de acessos é: 0, 16, 0, 4, 20, 4, 32, 16, 36, 20, 0, 4.

End. dec.	End. binário	Tag	Índice	Offset	Hit/Miss
0	00000000 ₂				
16	00010000 ₂				
0	00000000 ₂				
4	00000100 ₂				
20	00010100 ₂				
4	00000100 ₂				
32	00100000 ₂				
16	00010000 ₂				
36	00100100 ₂				
20	00010100 ₂				
0	00000000 ₂				
4	00000100 ₂				

4. Considere uma cache de 64 B, blocos de 4 B, associativa por conjuntos com 4 vias e substituição LRU. A sequência de acessos é: 4, 20, 36, 52, 4, 20, 68, 84, 36, 52, 100, 4.

End. dec.	End. binário	Tag	Índice	Offset	Hit/Miss
4	00000100 ₂				
20	00010100 ₂				
36	00100100 ₂				
52	00110100 ₂				
4	00000100 ₂				
20	00010100 ₂				
68	01000100 ₂				
84	01010100 ₂				
36	00100100 ₂				
52	00110100 ₂				
100	01100100 ₂				
4	00000100 ₂				

3 Completamente Associativo

5. Considere uma cache de 16 B, blocos de 4 B, completamente associativa com 4 linhas e substituição LRU. A sequência de acessos é: 0, 4, 8, 12, 0, 4, 16, 20, 8, 12, 16, 0.

End. dec.	End. binário	Tag	Índice	Offset	Hit/Miss
0	00000000 ₂				
4	00000100 ₂				
8	00001000 ₂				
12	00001100 ₂				
0	00000000 ₂				
4	00000100 ₂				
16	00010000 ₂				
20	00010100 ₂				
8	00001000 ₂				
12	00001100 ₂				
16	00010000 ₂				
0	00000000 ₂				

6. Considere uma cache de 32 B, blocos de 8 B, completamente associativa com 4 linhas e substituição LRU. A sequência de acessos é: 0, 8, 16, 24, 0, 8, 32, 40, 16, 24, 48, 0.

End. dec.	End. binário	Tag	Índice	Offset	Hit/Miss
0	00000000 ₂				
8	00001000 ₂				
16	00010000 ₂				
24	00011000 ₂				
0	00000000 ₂				
8	00001000 ₂				
32	00100000 ₂				
40	00101000 ₂				
16	00010000 ₂				
24	00011000 ₂				
48	00110000 ₂				
0	00000000 ₂				

Soluções

Questão 1

Tag: 3 bits; índice: 3 bits; offset: 2 bits.

End. dec.	End. binário	Tag	Índice	Offset	Hit/Miss
0	00000000 ₂	0	0	0	M
4	00000100 ₂	0	1	0	M
8	00001000 ₂	0	2	0	M
0	00000000 ₂	0	0	0	H
32	00100000 ₂	1	0	0	M
4	00000100 ₂	0	1	0	H
36	00100100 ₂	1	1	0	M
8	00001000 ₂	0	2	0	H
40	00101000 ₂	1	2	0	M
0	00000000 ₂	0	0	0	M
32	00100000 ₂	1	0	0	M
44	00101100 ₂	1	3	0	M

Hits: 3; misses: 9. Taxa de hit: 25,0%. Taxa de miss: 75,0%. Estado final: linhas 0, 1, 2 e 3 com tag 1; demais linhas vazias.

Questão 2

Tag: 2 bits; índice: 3 bits; offset: 3 bits.

End. dec.	End. binário	Tag	Índice	Offset	Hit/Miss
16	00010000 ₂	0	2	0	M
20	00010100 ₂	0	2	4	H
24	00011000 ₂	0	3	0	M
28	00011100 ₂	0	3	4	H
80	01010000 ₂	1	2	0	M
84	01010100 ₂	1	2	4	H
16	00010000 ₂	0	2	0	M
20	00010100 ₂	0	2	4	H
88	01011000 ₂	1	3	0	M
92	01011100 ₂	1	3	4	H
24	00011000 ₂	0	3	0	M
28	00011100 ₂	0	3	4	H

Hits: 6; misses: 6. Taxa de hit: 50,0%. Taxa de miss: 50,0%. Estado final: linha 2 com tag 0; linha 3 com tag 0; demais linhas vazias.

Questão 3

Tag: 4 bits; índice: 2 bits; offset: 2 bits.

End. dec.	End. binário	Tag	Índice	Offset	Hit/Miss
0	00000000 ₂	0	0	0	M
16	00010000 ₂	1	0	0	M
0	00000000 ₂	0	0	0	H
4	00000100 ₂	0	1	0	M
20	00010100 ₂	1	1	0	M
4	00000100 ₂	0	1	0	H
32	00100000 ₂	2	0	0	M
16	00010000 ₂	1	0	0	M
36	00100100 ₂	2	1	0	M
20	00010100 ₂	1	1	0	M
0	00000000 ₂	0	0	0	M
4	00000100 ₂	0	1	0	M

Hits: 2; misses: 10. Taxa de hit: 16, 7%. Taxa de miss: 83, 3%. Estado final, em cada conjunto, da tag menos recente para a mais recente: conjunto 0: 1, 0; conjunto 1: 1, 0; conjuntos 2 e 3: vazios.

Questão 4

Tag: 4 bits; índice: 2 bits; offset: 2 bits.

End. dec.	End. binário	Tag	Índice	Offset	Hit/Miss
4	00000100 ₂	0	1	0	M
20	00010100 ₂	1	1	0	M
36	00100100 ₂	2	1	0	M
52	00110100 ₂	3	1	0	M
4	00000100 ₂	0	1	0	H
20	00010100 ₂	1	1	0	H
68	01000100 ₂	4	1	0	M
84	01010100 ₂	5	1	0	M
36	00100100 ₂	2	1	0	M
52	00110100 ₂	3	1	0	M
100	01100100 ₂	6	1	0	M
4	00000100 ₂	0	1	0	M

Hits: 2; misses: 10. Taxa de hit: 16, 7%. Taxa de miss: 83, 3%. Estado final, em cada conjunto, da tag menos recente para a mais recente: conjunto 1: 2, 3, 6, 0; demais conjuntos vazios.

Questão 5

Tag: 6 bits; não há índice; offset: 2 bits.

End. dec.	End. binário	Tag	Índice	Offset	Hit/Miss
0	00000000 ₂	0	–	0	M
4	00000100 ₂	1	–	0	M
8	00001000 ₂	2	–	0	M
12	00001100 ₂	3	–	0	M
0	00000000 ₂	0	–	0	H
4	00000100 ₂	1	–	0	H
16	00010000 ₂	4	–	0	M
20	00010100 ₂	5	–	0	M
8	00001000 ₂	2	–	0	M
12	00001100 ₂	3	–	0	M
16	00010000 ₂	4	–	0	H
0	00000000 ₂	0	–	0	M

Hits: 3; misses: 9. Taxa de hit: 25, 0%. Taxa de miss: 75, 0%. Estado final da cache, da tag menos recente para a mais recente: 2, 3, 4, 0.

Questão 6

Tag: 5 bits; não há índice; offset: 3 bits.

End. dec.	End. binário	Tag	Índice	Offset	Hit/Miss
0	00000000 ₂	0	–	0	M
8	00001000 ₂	1	–	0	M
16	00010000 ₂	2	–	0	M
24	00011000 ₂	3	–	0	M
0	00000000 ₂	0	–	0	H
8	00001000 ₂	1	–	0	H
32	00100000 ₂	4	–	0	M
40	00101000 ₂	5	–	0	M
16	00010000 ₂	2	–	0	M
24	00011000 ₂	3	–	0	M
48	00110000 ₂	6	–	0	M
0	00000000 ₂	0	–	0	M

Hits: 2; misses: 10. Taxa de hit: 16, 7%. Taxa de miss: 83, 3%. Estado final da cache, da tag menos recente para a mais recente: 2, 3, 6, 0.